英特尔:将通过混合键合将封装互连密度提高10倍以上[CSIA]
 
 
英特尔:将通过混合键合将封装互连密度提高10倍以上
更新时间:2022/1/5 14:43:58  
【字体: 】        

在近日举行的IEEE国际电子器件会议(IEDM)上,英特尔概述了其未来的发展方向,即通过混合键合将封装的互连密度提高10倍以上,晶体管缩放面积提高30%至50%,以及采用新的量子计算技术。
  
  据eeNews报道,英特尔的元器件研究小组正在三个关键领域开展工作:提供更多晶体管的缩放技术;新的硅功能,用于功率和内存增益;探索物理学的新概念,以彻底改变世界的计算方式。
  
  英特尔目前的许多半导体产品都始于元器件研究工作,包括应变硅、高K金属栅、FinFET晶体管、RibbonFET,以及包括EMIB和FoverosDirect在内的封装技术。
  
  该公司的研究人员概述了混合键合互连的设计、工艺和组装挑战的解决方案,发现了一种将封装中的互连密度提高10倍的方法。
  
  早在2021年7月,英特尔就宣布计划推出FoverosDirect,实现亚10微米的凸点间距,从而使3D堆叠的互连密度提高了一个数量级。为了使生态系统从先进封装中获益,英特尔还呼吁建立新的行业标准和测试程序,以实现混合键合芯片生态系统。
  
  除了改良自GAA制程技术的RibbonFET外,英特尔正在开发一种堆叠多个CMOS晶体管的方法,旨在通过每平方毫米安装更多的晶体管,实现最大限度的30%-50%的逻辑缩放改进,以继续推进摩尔定律。
 
来源:eeNews        
 
  • 上一篇: 科学家打造出微型晶体管:宽度只有头发的1/25000
  • 下一篇: ADI:主动降噪ANC技术应用日趋广泛
  •   打印此文  收藏此页  关闭窗口  返回顶部      
     
    热点文章>>


       
    相关文章>>