联发科采用Cadence 7纳米工艺平台实现流片[CSIA]
 
 
联发科采用Cadence 7纳米工艺平台实现流片
更新时间:2017-4-19 14:27:54  
【字体: 】        

Cadence公司4月18日正式发布针对7nm工艺的全新Virtuoso先进工艺节点平台。通过与采用7nmFinFET工艺的早期客户展开紧密合作,Cadence成功完成了Virtuoso定制设计平台的功能拓展,新平台能帮助客户管理由于先进工艺所导致的更复杂的设计以及特殊的工艺效应。新版Virtuoso先进工艺平台同样支持所有主流FinFET先进节点,性能已得到充分认证;同时提高了7nm工艺的设计效率。
  
  为了应对7nm设计的众多技术挑战,Virtuoso先进工艺平台提供丰富的版图设计功能,包括:支持多重曝光(MPT)的色彩感知的编辑功能、支持FinFET网格功能、及支持模块生成器(ModGen)器件阵列编辑功能等多种高级编辑功能。同时,在电路设计流程中,客户可以使用SpectreAPS仿真器、VirtuosoADE产品套件和Virtuoso原理图编辑器执行对多工艺边界的蒙特卡洛分析(MonteCarloAnalysis),从而加强电路设计的差异分析。
  
  联发科技(MediaTek)模拟设计与电路技术部总经理ChingSanWu表示,“我们与Cadence长期开展密切合作,成功开发并部署了基于Virtuoso先进工艺节点平台的定制设计方法。采用Cadence针对7nm工艺专门开发的多项独特功能,我们得以成功实现近期的流片。”
  
 
来源:SEMIChina        
 
  • 上一篇: 瑞芯微发布AI语音助手方案
  • 下一篇: 澜起科技低功耗Wi-Fi模块通过阿里智能ALINK认证
  •   打印此文  收藏此页  关闭窗口  返回顶部      
     
    热点文章>>


       
    相关文章>>