Mentor与AMD携手生态系统合作伙伴MicrosoftAzure及TSMC在10小时内验证了AMDEPYC上的大尺寸RadeonInstinctVega20集成电路设计[CSIA]
 
 
Mentor与AMD携手生态系统合作伙伴MicrosoftAzure及TSMC在10小时内验证了AMDEPYC上的大尺寸RadeonInstinctVega20集成电路设计
更新时间:2019-6-14 16:35:58  
【字体: 】        

AMD工程师使用Mentor,aSiemensbusiness提供的经TSMC认证的CalibrenmDRC软件平台在约10小时内完成了对其最大的7nm芯片设计—RadeonInstinctVega20—的物理验证。该验证过程通过使用由AMDEPYC处理器驱动的HB系列虚拟机在MicrosoftAzure云平台上运行完成。
  
  虽然AMD该款芯片设计中的晶体管数量达到惊人的132亿颗,但借助在Azure中运行的TSMC7nmCalibre设计套件,AMD成功在19个小时内完成了两次验证,从而大幅缩短了物理验证的总周转时间。此外,AMD还将CalibrenmDRC扩展到69个HB虚拟机上的4,140个内核,使工程师能够平衡紧迫的截止期限与苛刻的资源需求和其他成本。
  
  Mentor针对Calibre软件客户设计的新型扩展和内存消耗增强功能,为通过Azure实现的这一里程碑奠定了基础。这些功能不仅能帮助客户降低内存需求和相关成本,还可以在使用传统内部私有“雾”或是基于云的配置时帮助大幅缩短物理验证的运行时间。Mentor与TSMC和AMD合作实现了这些增强功能,并使用最新版本的CalibrenmDRC来验证优化结果。
  
  “AMD在设计尖端半导体的工作中对速度和执行质量都有要求。因此,在一天内通过云完成两次验证对未来设计的面市至关重要,”AMD数据中心产品部高级总监DanielBounds表示,“AMD很高兴看到Mentor的CalibrenmDRC在基于云的AMDEPYC服务器上的应用,可以从传统的使用模式扩展到Azure公共云端。”
  
  Calibre的最新增强功能使多个客户在对最新7nm设计进行全芯片验证时,能够将云和传统配置的内存需求减少多达50%。内存需求是公共云和雾计算的一个关键成本驱动因素,Calibre在高效利用内存方面一直处于行业领先位置。
  
  “Mentor不断增强我们的软件解决方案,无论客户选择在哪里进行物理验证,都能帮助他们加快产品上市时间,”MentorICEDA执行副总裁JoeSawicki表示,“我们很高兴与TSMC进一步开展合作,通过提供更多选项来帮助运行在第三方云上的共同客户充分利用TSMC工艺技术和Mentor软件平台,使他们能够通过TSMC新工艺更快地制造出集成电路。”
  
  TSMC近期认证了Mentor的Calibre工具,该工具通过MicrosoftAzure和其他领先的云服务提供商托管的云流程在TSMC的5nmFinFET工艺节点上运行。Mentor还受邀加入了TSMC的OIP云联盟,该联盟致力于通过新的云就绪设计解决方案拓宽TSMC的OIP生态系统并帮助客户利用TSMC工艺节点释放创新潜能。
  
  “这一最新成果再次证明了Mentor对TSMCOIP生态系统的价值,”TSMC设计基础架构管理事业部高级总监SukLee表示,“这次合作取得了令人满意的成果,我们成功地将TSMC的工艺技术和设计实现与Mentor设计平台和MicrosoftAzure云服务相结合,这是一个意义重大的里程碑。”
 
来源:大半导体产业网        
 
  • 上一篇: 印度正在寻求成为芯片设计中心
  • 下一篇: 没有了
  •   打印此文  收藏此页  关闭窗口  返回顶部      
     
    热点文章>>


       
    相关文章>>